Simulador de cache

Simples implementação de uma hierarquia de cache.

Hierarquia

1. cache L1 de dados, dentro do núcleo
2. cache L1 de instruções, dentro do núcleo
3. cache L2 de dados e instruções, dentro do núcleo
4. cache L3 de dados e instruções, compartilhado entre núcleos
5. endereçamento virtual e memória virtual

Estrutura Software

1. Módulo de cache totalmente associativo (32 bits)
2. Módulo de cache associativo por conjuntos (32 bits)
3. Hierarquia de cache
4. Memória principal com endereçamento virtual e swap
5. Hierarquia de memória com cache e memória principal
6. Processador multinúcleo
7. Leitura de um arquivo com uma sequência de comandos (para testes)
8. Relatório Final

"Ver Seção 2.5.4 do documento Intel® 64 and IA-32 Architectures Optimization Reference Manual, Order Number: 248966-033, June 2016, disponibilizado."