VerilogLearning

此项目内容为我第一次学习Verilog的学习代码记录，课程是跟随**北京交通大学电信学院电子系**教师李金城老师学习
学习视频地为https://www.bilibili.com/video/BV1hX4y137Ph?p=1

Name		Name	Last commit message	Last commit date
Latest commit History 13 Commits
L1		L1
L2		L2
L3		L3
L4		L4
L5/s_counter		L5/s_counter
L6/sigma_16p		L6/sigma_16p
L7/tir_gen		L7/tir_gen
L8/UART_RXer		L8/UART_RXer
L9/UART_TXer		L9/UART_TXer
LICENSE		LICENSE
README.md		README.md
tb.v		tb.v

Provide feedback